Eine Signalprozessor mit akkumulierendem Multiplizierer
Projektbearbeiter: Dr.-Ing. J. Schloß, Dipl.-Ing. G. Ballenberger, 1981 - 1984
 |
 |
| Bilder anklicken für größere Darstellung |
Signalprozessor mit folgenden Eigenschaften:
- hohe Rechengeschwindigkeit durch
- Mikroprogrammierung
- kurze Mikrobefehlszykluszeit
- Parallelverarbeitung (Pipelining)
- möglichst hohe Flexibilität für Algorithmen der digitalen Signalverarbeitung
- spezielle "Datenfluss - Architektur"
- ladbare Mikroprogramm- und Koeffizientenspeicher
- überschaubare Architektur und mäßiger Aufwand
- TTL - Bausteine und spezieller VLSI - Rechenbaustein
- einfache Bedien- und Steuerbarkeit
- Mikroprozessor - Steuerrechner
Architektur des Nano - Signalprozessors
- Signalprozessor:
- Technologie: LS- und S-TTL, NMOS
- Datenwortbreite: 16 Bit
- Programmspeicher: 1 K Worte mit je 64 Bit
- Mikrobefehlszykluszeit 80 nsec
- Steuerrechner: Intel 8085
- akkumulierender Multiplizierer: TDC1010J
Leistungsfähigkeit:
 |
| Bild anklicken für größere Darstellung |
Studien- und Diplomarbeiten:
| G. Ballenberger: | Aufbau und Anwendung eines Akkumulator - Multiplizierers für die digitale Signalverarbeitung, 1978 |
| R. König: | Hard- und Softwaremäßige Erweiterung eines Prozessors zur Signalverarbeitung, 1979 |
| E. Zauper: | Entwicklung und Aufbau eines schnellen programmierbaren Signalprozessors, 1981 |
| E. Haas: | Entwicklung von Betriebsprogrammen für den Nano - Signalprozessor, 1981 |
| M. Becker: | Entwicklung eines Mikroprogramm - Assemblers für den Nano - Signalprozessor, 1981 |
| H.-P. Rösch: | Entwicklung von Signalverarbeitungsprogrammen für den Nano - Signalprozessor, 1981 |
Veröffentlichungen:
| G. Ballenberger: | Der Nano-Signalprozessor NSP 81 |
| | Ausgewählte Arbeiten über Nachrichtensysteme Nr. 55, Erlangen, 1984. |
Nach oben